Horldsence
4f893ce140
两块 ESP32-S3-WROOM-1-N16R8 图传板（DVP 接口接 OV2640/OV3660/OV5640）， 向队伍客户端与裁判终端推 UDP 图传。固件是跑在 ESP-IDF 上的 Rust，用官方 esp32-camera 组件采集；客户端是 Rust + Slint 桌面程序。 三个 crate 各自独立构建： . firmware，交叉编译到 Xtensa protocol/ 线路格式与帧重组，两端共用，无 ESP-IDF 依赖，有单元测试 client/ Slint 桌面客户端 视频走 UDP 而非 TCP：实测传感器产出 22 fps，TCP MJPEG 只送出 1.9 fps， 且只占用链路能力的 1%——链路是空的，帧堵在队头阻塞后面等一个实时画面 等不起的重传计时器。改为独立数据报、不重传、缺片丢整帧后达到 20.8 fps。 发现是双向的：板子每 2 秒广播 Hello，客户端广播 Subscribe，板子据此定向 推流。板子身份由 MAC 派生，重启不变，所以客户端可以把绑定存进配置。 裁判端同时收两块板子（每个发送方一个重组器），队伍端绑定其中一块并只显示 自己那一边的血量。装甲板接口已预留（ArmorSource trait + ARMOR_PORT）， 当前无数据源，界面显示占位符。 vendor 了 esp32-camera 2.1.7：组件注册表的版本求解器找不到它，且需要打一处 补丁（见 components/esp32-camera/target/esp32s3/ll_cam.c）。 .gitignore 三条 target/ 都锚定在根目录，因为 protocol/ 与 client/ 各自也是 独立 crate；而 components/esp32-camera/target/ 是上游的按芯片分目录，里面是 源码，必须保留。
44 lines
1.5 KiB
C
44 lines
1.5 KiB
C
/*
|
|
* MEGA_CCM register definitions.
|
|
*/
|
|
#ifndef __MEGA_CCM_REG_REGS_H__
|
|
#define __MEGA_CCM_REG_REGS_H__
|
|
|
|
#define ID_BASE 0x0000
|
|
#define SENSOR_BASE 0x0100
|
|
#define SYS_CLK_BASE 0x0200
|
|
#define BYPASS_BASE 0XFFF0
|
|
|
|
#define SENSOR_ID_HIGH ID_BASE | 0x00
|
|
#define SENSOR_ID_LOW ID_BASE | 0x01
|
|
#define FIRMWARE_VER ID_BASE | 0x02
|
|
|
|
#define CAMERA_RST_REG SENSOR_BASE|0x02
|
|
|
|
|
|
#define PIXEL_FMT_REG SENSOR_BASE|0x20
|
|
#define RESOLUTION_REG SENSOR_BASE|0x21
|
|
#define BRIGHTNESS_REG SENSOR_BASE|0x22
|
|
#define CONTRAST_REG SENSOR_BASE|0x23
|
|
#define SATURATION_REG SENSOR_BASE|0x24
|
|
#define EXP_COMPENSATE_REG SENSOR_BASE|0x25
|
|
#define AWB_MODE_REG SENSOR_BASE|0x26
|
|
#define SPECIAL_REG SENSOR_BASE|0x27
|
|
#define SHARPNESS_REG SENSOR_BASE|0x28
|
|
#define FOCUS_REG SENSOR_BASE|0x29
|
|
#define IMAGE_QUALITY_REG SENSOR_BASE|0x2A
|
|
#define IMAGE_FLIP_REG SENSOR_BASE|0x2B
|
|
#define IMAGE_MIRROR_REG SENSOR_BASE|0x2C
|
|
|
|
|
|
#define AGC_MODE_REG SENSOR_BASE|0x30
|
|
#define MANUAL_AGC_REG SENSOR_BASE|0x31
|
|
#define MANUAL_EXP_H_REG SENSOR_BASE|0x33
|
|
#define MANUAL_EXP_L_REG SENSOR_BASE|0x34
|
|
|
|
|
|
#define SYSTEM_CLK_DIV_REG SYS_CLK_BASE|0x00
|
|
#define SYSTEM_PLL_DIV_REG SYS_CLK_BASE|0x01
|
|
|
|
#endif //__MEGA_CCM_REG_REGS_H__
|